Questão 25 — Circuitos Sequenciais — Latch SR com Clock (Arquitetura de Computadores) — Serviço de Seleção do Pessoal da Marinha (SSPM) · Marinha do Brasil 2023

Arquitetura de Computadores Circuitos Sequenciais — Latch SR com Clock

Serviço de Seleção do Pessoal da Marinha (SSPM) 2023

Marinha do Brasil · Quadro Técnico do Corpo Auxiliar da Marinha (CP-T) — Informática · Caderno Amarela

Gabarito disponível

Observe a figura abaixo.

Circuito com título 'Latch SR com clock': entrada S e sinal Clock alimentam uma porta AND; entrada R e o Clock alimentam outra porta AND. As saídas das ANDs entram em duas portas NOR com realimentação cruzada; a NOR superior gera Q̄ e a inferior gera Q.

Circuito com título 'Latch SR com clock': entrada S e sinal Clock alimentam uma porta AND; entrada R e o Clock alimentam outra porta AND. As saídas das ANDs entram em duas portas NOR com realimentação cruzada; a NOR superior gera Q̄ e a inferior gera Q.

Considerando o circuito acima, é correto afirmar que:

Selecione uma alternativa A) com o clock em 0, ambas as portas and geram saída 1, independentemente de ser S e R, e o latch não muda de estado. B) quando o clock é 1, o efeito das portas and desaparece e o latch se torna sensível a S e R. C) conforme seu nome, o sinal do clock precisa ser gerado por um clock. D) os termos enable e strobe também são muito usados para indicar que a entrada do clock é 0. E) quando a entrada do clock é 1, o circuito é sensível ao estado de S, mas não de R.