Questão 74 — Famílias Lógicas — CMOS e NMOS (Eletrônica Digital) — Cebraspe · Fundação Universidade de Brasília (FUB) 2025

Eletrônica Digital Famílias Lógicas — CMOS e NMOS

Cebraspe 2025

Fundação Universidade de Brasília (FUB) · Engenheiro – Área: Elétrica

Gabarito disponível

Texto-base:
Tabela verdade com entradas A, B, C, D e saída S. Linhas ABCD → S: 0000→1; 0001→0; 0010→1; 0011→0; 0100→0; 0101→0; 0110→0; 0111→1; 1000→1; 1001→0; 1010→1; 1011→0; 1100→1; 1101→1; 1110→0; 1111→1.

Tabela verdade com entradas A, B, C, D e saída S. Linhas ABCD → S: 0000→1; 0001→0; 0010→1; 0011→0; 0100→0; 0101→0; 0110→0; 0111→1; 1000→1; 1001→0; 1010→1; 1011→0; 1100→1; 1101→1; 1110→0; 1111→1.

Considerando que na tabela verdade precedente é definida a lógica de saída (S) em função das entradas A, B, C e D, no contexto de um circuito digital combinacional, julgue os itens a seguir.

O consumo de energia e o tempo de comutação do circuito digital cuja resposta é a expressão booleana correspondente à tabela verdade em questão serão menores se o circuito for implementado com o uso de portas NMOS que com o uso de portas CMOS.

Selecione uma alternativa Certo Errado