Pular para o conteúdo

Serviço de Seleção do Pessoal da Marinha (SSPM) · Marinha do Brasil 2021

Questão 16 — Arquitetura de Computadores: Memória Cache — Mapeamento Associativo por Conjunto

Arquitetura de Computadores Memória Cache — Mapeamento Associativo por Conjunto

Serviço de Seleção do Pessoal da Marinha (SSPM) 2021

Marinha do Brasil · Ingresso no Quadro Técnico do Corpo Auxiliar da Marinha (CP-T) — Informática · Caderno Amarela

Gabarito disponível

Segundo o autor Mario A. Monteiro (2012), existem diversas formas de se realizar o Mapeamento de Dados entre a Memória Principal (MP) e a Memória Cache (MC). Seja uma MP constituída de blocos com largura de 32 bytes, associada a uma MC com as seguintes características: capacidade de 64KB, quantidade de linhas de 4K e utilizando o mapeamento associativo por conjunto de 4. Suponha que, em um dado instante, o processador realize um acesso, colocando o seguinte endereço (expresso em algarismos hexadecimais) 3FC92B6.
Assim, qual deverá ser o valor binário do campo conjunto que será localizado pelo sistema de controle da cache?
Selecione uma alternativa

Resolução comentada

Campo conjunto tem 10 bits, e o resultado é 0010010101.

A cache tem 4K linhas em conjuntos de 4, ou seja, 1K conjuntos, o que dá 10 bits. O bloco de 32 bytes dá 5 bits de palavra. O endereço 3FC92B6 é 0011111111001001001010110110 (28 bits). Removendo os 5 bits de palavra, os 10 bits seguintes (os menos significativos do restante) são 0010010101.

Análise das alternativas

A, B, D e E) Correspondem a outros trechos do endereço, ou a um número de bits de palavra ou de conjunto incorreto.

Referência: MONTEIRO, Mario A. Introdução à Organização de Computadores (2012) – Memória cache, mapeamento associativo por conjunto.

Resolução comentada do VaiConcursos.

Ver gabarito

Gabarito: C

Fonte: Gabarito preliminar: Gabarito final CP-T 2021 — Informática — página 4