Questão 28 — Contadores Síncronos com Flip-Flops JK (Eletrônica Digital) — Diretoria de Ensino da Marinha · Marinha do Brasil 2013

Eletrônica Digital Contadores Síncronos com Flip-Flops JK

Diretoria de Ensino da Marinha 2013 Superior

Marinha do Brasil · Professor do Magistério Superior · Caderno Amarela

Gabarito disponível

Analise o circuito a seguir.

Três flip-flops JK com clock comum CK: J1 recebe Q3 e Q2 por uma porta AND e K1 em Vcc; J2 em Vcc e K2 recebe Q1 e Q3 negado por uma porta OR; J3 recebe Q2 e K3 recebe Q1; as entradas de clear são ligadas a uma rede RC com a chave L/D ligada a Vcc.

Três flip-flops JK com clock comum CK: J1 recebe Q3 e Q2 por uma porta AND e K1 em Vcc; J2 em Vcc e K2 recebe Q1 e Q3 negado por uma porta OR; J3 recebe Q2 e K3 recebe Q1; as entradas de clear são ligadas a uma rede RC com a chave L/D ligada a Vcc.

No circuito acima, considere que inicialmente a chave "L/D" é atuada (fechada) e em seguida, são aplicados os pulsos de Ck (clock). Sendo assim, qual é a sequência de estados gerados no circuito pelos bits Q₃Q₂Q₁, onde Q₃ é o bit mais significativo?

Selecione uma alternativa A) 0, 2, 4, 6, 8, 0, 2, 4, 6, 8, ... B) 0, 2, 4, 6, 7, 0, 2, 4, 6, 7, ... C) 0, 2, 4, 6, 5, 0, 2, 4, 6, 5, ... D) 0, 2, 4, 6, 3, 0, 2, 4, 6, 3, ... E) 0, 2, 4, 6, 1, 0, 2, 4, 6, 1, ...

Ver gabarito

Gabarito: B

Fonte: Gabarito preliminar: Gabarito CP-PMS/2013 — página 1