Questão 24 — Contadores Assíncronos com Flip-Flops JK (Eletrônica Digital) — Diretoria de Ensino da Marinha · Marinha do Brasil 2013

Eletrônica Digital Contadores Assíncronos com Flip-Flops JK

Diretoria de Ensino da Marinha 2013 Superior

Marinha do Brasil · Professor do Magistério Superior — Eletrônica · Caderno Amarela

Gabarito disponível

Analise a figura a seguir.

Três flip-flops JK em cascata com entradas de clock ativas por borda de descida: o primeiro recebe o CLOCK externo, a saída Q0 aciona o clock do segundo e Q1 aciona o clock do terceiro; uma porta lógica com entradas vindas de Q0 e Q2 aciona as entradas CLEAR dos três flip-flops.

Três flip-flops JK em cascata com entradas de clock ativas por borda de descida: o primeiro recebe o CLOCK externo, a saída Q0 aciona o clock do segundo e Q1 aciona o clock do terceiro; uma porta lógica com entradas vindas de Q0 e Q2 aciona as entradas CLEAR dos três flip-flops.

No circuito da figura acima, todas as entradas J e K possuem nível alto e seu estado inicial é Q0 = Q1 = Q2 = 0.
Se a frequência de clock é de 120 kHz, qual é a frequência do sinal presente na saída Q2?

Ver gabarito

Gabarito: C

Fonte: Gabarito preliminar: Gabarito Final CP-PMS/2013 — página 3